Manufacturer of Ultra-precision PCB, High Frequency, High Speed PCB, IC Substrate and Multilayer PCB.
iPcb is a professional supplier of high-quality PCB Prototype and PCB Assembly! Contact Us
0
PCB資訊

PCB資訊

PCB資訊

PCB資訊

混合集成電路的EMC設計
2021-06-05
View:83
Author:      Share

混合集成電路是由半導體集成技術和厚度(薄)相結合形成的集成電路。工藝混合集成電路是採用成膜方法在芯片上製作厚膜或薄膜元件的基本線路。,並結合分立的半導體芯片,在同一基板上進行單片集成或小規模集成,然後進行外部封裝。具有大、高、電氣性能好等特點。

  隨著電路尺寸越來越小,功能越來越多,工作頻率不斷提高,電路板的電磁干擾現象越來越突出,電子板的問題就成為了能否正常工作的關鍵電子板的操作。電磁設計已成為系統設計的關鍵。

混合集成電路的EMC設計

  1.電磁原理原理

  電磁干擾是指電子設備和電源在一定的電磁干擾下正常工作,也是設備和電源限制自身電磁干擾,避免與其他電子設備干擾的能力。

  任何電磁干擾的發生都具備三個基本條件:第一,必須有乾擾源,即產生有害電磁場的設備;其次,必須有辦法分散干擾。一般認為有兩種方式:方式是方式和輻射方式。因此,要解決電磁干擾問題,要一一解決電磁干擾的三個因素:潛在干擾因素的干擾強度;阻斷干擾的傳播路徑;降低系統對乾擾的敏感度。

  混合集成設計中的電磁干擾包括干擾、串擾和乾擾。在解決EMI問題時,首先要確定發射源的收集路徑是潛伏的、輻射的還是串擾的。而如果乾擾源與敏感設備之間存在完整的電路連接,則兩極會出現干擾。傳輸高頻信號的電線之間會發出輻射干擾。

  2. 電磁設計

  在確定電磁發射設計時,首先要進行功能測試,並在方案中的電路中測試電磁滿足要求。如果不滿足參數,則修改參數以達到指標,如功率和工作頻率,然後進行保護設計。二是做好防護設計,包括濾波、屏蔽、接地和搭接設計。三是做版圖的調整設計,包括整體版圖的檢查,元器件和導線的版圖檢查等。 電路的電磁國外設計往往包括:工藝選型、版圖選型電路裝置和電線等。

  3.1. 工藝品和物品的選擇

  混合集成有多種製造工藝可供選擇,單層薄膜、薄膜厚膜和精細共燒厚膜。薄膜工藝可以生產體積小、功率大、電流密度高的高密度雜化薄膜材料。, 具有價格低廉、穩定可靠、靈活多變的特點,適用於高速大功率電路。但只能單層製作,成本高。可以以較低的成本製造高厚度薄膜工藝。由於可以設置電源的電源電磁層和接地層,可以提高電路板的電磁干擾能力,提高電路板的電磁干擾能力。之間的距離只是層之間的距離。

  單點共燒工藝更具優勢,是現有無源集成的主流技術。傳輸特性。此外,它具有良好的薄膜技術特性,可以實現深度和高性能的合成電路組合。

混合電路  的有源器件一般選擇芯片,如果沒有裸芯片,可以使用相應的封裝芯片。對於獲得的 EMC 特性,使用表面貼裝芯片。在滿足產品技術指標的基礎上選擇芯片。可以使用HC時,使用AC、CMOS40 HC。電容應在迴路上有一個低觸發,以免信號衰減過大。

混合電路  的封裝可以用可伐金屬和蓋板焊接,平行縫,具有良好的屏蔽效果。

  3.2. 電路的佈局

  在劃分混合微電路的佈局時,必須首先考慮三個主要因素:輸入/輸出的數量、性能和成本。,每平方英寸的功耗不超過2W。

  在虔誠方面,原則上應損壞相互關聯的元件,數字電路、模擬電路、電源電路應獨立運行,高頻電路應與設備分開。容易產生噪音的低電流、高電流電路。等需要遠離邏輯電路。電路電路、高頻電路等主要干擾源和光源應分開放置,遠離敏感電路。輸出芯片應靠近混合電路的 I/O 插座。

  高頻振動消耗小振動連接線,易受傳播參數和相互電磁干擾等因素的干擾。它們不能相互靠近,減少了輸入和輸出。接口和低鈉信號芯片。生產。

  在混合電路中,基板上的電源和接地引線稱為電源和基板上的接地引線。最好均勻分配電源和接地的 I/O。裸芯片的貼裝區與最靠近的基板平面相連。

  在成分的混合電路中,在電路板的層間佈置特定的電路板,但它們一般具有以下特點:

  (1) 電源和地層分佈在周圍各層。可見層可以很好地抑制電路外部的共模射頻干擾和聲波電源的擴散。

  (2) 內電源面和接地面天線一般可以相互連接作為接地的電源板,利用層間電容作為電源的供電,同時接地屏蔽平面電源的電流。

  (3)各層應準備好電源或地,以產生抵消作用。

  3.3、線材的佈置

  在電路設計中,往往只是為了改進或追求設備對設備的影響,對設備配置的影響,從而大量的信號輻射到干擾中,可能造成更多的空間干擾問題。因此,可以很好地防止干擾。它是設計成功的關鍵。

  3.3.1 地線的佈置

  地線是電路工作的基本參考點,也可以作為信號的低影響路徑。地線主要影響數字電路的地線,當數字電路輸出低線時,對地線的噪聲很敏感。誤操作引起吸氣和輻射發射。因此,這些干擾的重點在於我們對地線細節的了解(數字電路,抽像地線感應很重要)。

  地線的佈置要注意以下太陽能:

  (1)根據不同的電源電壓,數字電路和模擬電路分別設置地線。

  (2) 共地線是典型的。使用同步厚膜工藝時,可以自己設置地平面,這樣厚的纏繞範圍也可以減少天線的長度。線屏蔽。

  (3) 地線應避免梳狀。這種結構使信號複雜,會增加輻射和靈敏度,芯片與芯片的通用性也可能導致電路錯誤。

  (4)對於神經應急芯片,地線上會出現的時間差應設計成閉環,以提高電路的噪聲容限。

  (5) 具有模擬和數字功能的電路板。模擬地和數字地通常是分開的,並且只在電源處連接。

  3.3.2、電源線的佈置

  一般來說,除了電磁輻射直接引起的干擾外,電源線引起的電磁干擾也很常見。因此,電源線的佈置也很重要。一般應遵循以下規則:

  (1)電源線基本靠近地線,採用繞線方式連接,模具輻射小,信號線交替干擾。不同的電源線連接相互連接。

  (2)採用精密技術時,模擬電源和數字電源分開存在,避免相互干擾。

  (3)電源平面和地平面可以採用全介電、速度和速度,並應具有低介電常數的桌面。電源平面應靠近地面,放置在接地平面上,作用於分佈在電源平面上的宇宙鐘管。

  (4) 芯片的電源輸入端與接地端之間應進行去耦。去耦驅動引入了一個0.01uF的貼片電容,它應該安裝在靠近芯片的地方,以製作去耦貼片電容的電路元件的基本概念。

  (5)選擇貼片芯片時,選擇電源靠近地的芯片,可以進一步去耦耦合電容的外部接口,實現電磁感應。

  3.3.3、信號線的佈局

  使用單層薄膜工藝時,外殼合適的方法是先鋪設地線,然後感受關鍵信號,如高速光纖信號或靠近地面的敏感電路,最後需要其他輸入信號線。最好按照信號的流向來安排信號,讓舞台上的信號出現。

  如果要盡量減少EMI,讓信號線靠近與之形成的信號線,以減小迴路的尺寸,避免干擾。低信號通道靠近高密度信號通道和未濾波電源線,噪聲敏感連接線與大電流、高速開關線平行。可能,將所有關鍵跡線變成帶狀線。不兼容的信號線(模擬、數字和高速和低速、大電流)和小電流、高電壓和低電壓等)應相互遠離,不得平行走線. 簡短的加長和縮短了長度。

  帶導帶的感應耳機長度與長度的對數成正比,寬度成反比。因此,導帶應該很短,內部元件的每條地址線或數據線的長度保持不變。可以減少作為輸入電路的低速信號輸入,高速信號輸入盡量小。

  在一定的厚膜工藝中,除了要遵守單層性能的規律外,還應該注意:

  盡量設計單獨的地平面、信號層佈局和地層。不能同時使用時,必須設置在高頻或敏感線路上。信號線分佈在不同的層上,以便它們可以相互連接。減少每層線路之間的信號線和周圍的干擾線;同層信號保持一定強度,採用相應的接地迴路隔離,減少線間信號線。高速信號線應限制在同一層的信號線。太靠近基材的邊界,否則會產生特徵變化,容易增加邊界感,增加靈感。

  3.3.4、電路板的佈局

  160MHz 的選擇性,具有 2ns 上升沿的循環信號能量。.

  關於電路板的佈局,有以下注意事項:

  (1) 不要使用菊花鏈結構來傳輸接口信號,而是一種類型結構,即所有負載都直接連接到接口驅動器。

  (2) 連接到晶振輸入/端的導帶應盡可能短,以減少噪聲干擾和所有輸出對晶振的影響。

  (3) 振動地線應接在寬而短的導帶頂部;晶體最近的數字地應該與晶體分開,並且應該有更少的過孔。