HDI電路板 - 6 層1 階 HDI 手機電路板

手機電路板的可靠性設計

隨著手機功能的增强，對板的設計要求日益曾高，陪同著一輪設備、蜂窩電話和3G時代來臨，使得工程師越來越關注RF的設計技巧。 

（RF）電路板設計因為在理論上還有無數不確定性，囙此常被形容為一種“黑色藝術”，但這個觀點惟獨部分正確，RF電路板設計也有許多可以遵循的準則和不應當被忽略的法則。 不過，在實際設計時，真正有用的技巧是當這些準則和法則因各種設計約束而無法精確     地實施時如何對它們舉行折衷處理。 固然，有許多重要的RF設計課題值得研究，包括阻抗和阻抗匹配、絕緣層資料和層疊板以及波長和駐波，所以這些對手機的、EMI影響都很大，下麵就對手機電路板板的在設計RF佈局時必需滿足的條件加以總結：

1盡可能地把高功率RF（HPA）和低噪音放大器（LNA）隔離開來。

容易地說，就是讓高功率RF放射電路遠離低功率RF接收電路。 手機功能比較多、元器件無數，但是PCB空間較小，同時考慮到佈線的設計過程限定最高，全部的這一些對設計技巧的要求就比較高。 這時候可能需要設計四層到六層PCB了，讓它們交替工作，而不是同時工作。 高功率電路有時還可包括RF緩衝器和壓控制（VCO）。 確保PCB板上高功率區起碼有一整塊地，最好上面沒有過孔，固然，銅皮越多越好。 敏感的類比信號應當盡可能遠離高速數位信號和RF訊號。

2設計分區可以分解為物理分區和電力分區。

物理分區主要涉及元器件佈局、朝向和遮罩等問題； 電力分區可以繼續分解為電源分配、RF走線、敏感電路和訊號以及接地等的分區。

2.1我們研究物理分區問題。 元器件佈局是實現一個優秀RF設計的關鍵，最有效的科技是首先固定位於RF路徑上的元器件，並調節其朝向以將RF路徑的長度减到最小，使輸入遠離輸出，並盡可能遠地分別高功率電路和低功率電路。

最有效的電路板堆疊辦法是將主接地面（主地）支配在表層下的其次層，並盡可能將RF線走在表層上。 將RF路徑上的過孔尺寸减到最小不僅可以削减路徑，而且還可以削减主地上的虛焊點，並可削减RF能量洩漏到層疊板內其他區域的機會。 在物理空間上，像多級放大器這樣的線性電路通常足以將多個RF區之間互相隔離開來，但是雙工器、混頻器和中頻放大器/混頻器總是有多個RF/IF訊號互相干擾，囙此必需當心地將這一影響减到最小。

2.2 RF與IF走線應盡可能走十字交錯，並盡可能在它們之間隔一塊地。 正確的RF路徑對整塊PCB板的效能而言十分重要，這也就是為什麼元器件佈局通常在手機PCB板設計中占大部分時光的緣由。 在手機電路板板設計上，通常可以將低噪音放大器電路放在PCB板的某一面，而高放在另一面，並終於通過雙工器把它們在同一面上銜接到RF端和基帶處理器端的天線上。 需要一些技巧來確保直通過孔不會把RF能量從板的一面傳遞到另一面，常用的科技是在兩面都用法盲孔。 可以通過將直通過孔支配在PCB板兩面都不受RF干擾的區域來將直通過孔的不利影響减到最小。 有時不太可能在多個電路塊之間保證足够的隔離，在這種狀況下就必需考慮採納金屬遮罩罩將射頻能量遮罩在RF區域內，金屬遮罩罩必需焊在地上，必需與元器件保持一個適當距離，囙此需要占用珍貴的PCB板空間。 盡可能保證遮罩罩的完整十分重要，進入金屬遮罩罩的數位信號線應當盡可能走內層，而且最好走線層的下麵一層PCB是地層。 RF訊號線可以從金屬遮罩罩底部的小缺口和地缺口處的佈線層上走出去，不過缺口處周圍要盡可能地多布一些地，不同層上的地可通過多個過孔連在一起。

2.3恰當和有效的晶片電源去耦也十分重要。 許多集成了線性線路的RF晶片對電源的譟音十分敏感，通常每個晶片都需要採納高達四個和一個隔離電感來確保濾除全部的電源譟音。 一塊或放大器經常帶有一個開漏極輸出，囙此需要一個上拉電感來提供一個高阻抗RF負載和一個低阻抗直流電源，同樣的原則也適用於對這一電感端的電源舉行去耦。 有些晶片需要多個電源才幹工作，囙此你可能需要兩到三套電容和電感來分離對它們舉行去耦處理，電感極少並行靠在一起，由於這將形成一個空芯並互相感應產生干擾訊號，囙此它們之間的距離起碼要相當於其中一個器件的高度，或者成直角羅列以將其互感减到最小。

2.4電力分區原則大體上與物理分區相同，但還包含一些其它因素。 手機的某些部分採納不同工作，並借助軟件對其舉行控制，以延伸電池工作壽命。 這意味著手機需要運行多種電源，而這給隔離帶來了更多的問題。 電源通常從引入，並立刻舉行去耦處理以濾除任何來自線路板外部的雜訊，然後再經過一組開關或穩壓器之後對其舉行分配。 手機電路板板上大多數電路的直流都相當小，囙此走線寬度通常不是問題，不過，必需為高功率放大器的電源單獨走一條盡可能寬的大電流線，以將傳輸壓降减到最低。 為了避開太多電流損耗，需要採納多個過孔來將電流從某一層傳遞到另一層。 此外，假如不能在高功率放大器的電源引脚端對它舉行充分的去耦，那麼高功率雜訊將會輻射到整塊板上，並帶來各式各樣的問題。 高功率放大器的接地相當關鍵，並常常需要為其設計一個金屬遮罩罩。 在大多數狀況下，同樣關鍵的是確保RF輸出遠離RF輸入。 這也適用於放大器、緩衝器和。 在最壞狀況下，假如放大器和緩衝器的輸出以適當的相位和振幅迴響到它們的輸入端，那麼它們就有可能產生自激振盪。 在最好狀況下，它們將能在任何溫度和電壓條件下穩定地工作。 事實上，它們可能會變得不穩定，並將譟音和互調訊號添加到RF訊號上。 假如射頻訊號線不得不從濾波器的輸入端繞回輸出端，這可能會嚴峻傷害濾波器的帶通特性。 為了使輸入和輸出得到良好的隔離，首先必需在濾波器周圍布一圈地，第二濾波器下層區域也要布一塊地，並與圍繞濾波器的主地銜接起來。 把需要穿過濾波器的訊號線盡可能遠離濾波器引脚也是個好辦法。

此外，整塊板上各個地方的接地都要非常當心，否則會在引入一條耦合通道。 有時可以挑選走單端或平衡RF訊號線，有關交錯干擾和EMC/EMI的原則在這裡同樣適用。 平衡RF訊號線假如走線正確的話，可以削减雜訊和交錯干擾，但是它們的阻抗通常比較高，而且要保持一個合理的線寬以得到一個匹配信號源、走線和負載的阻抗，實際佈線可能會有一些困難。 緩衝器可以用來提高隔離效果，由於它可把同一個訊號分為兩個部分，並用於驅動不同的電路，特殊是本振可能需要緩衝器來驅動多個混頻器。 當混頻器在RF頻率處到達共模隔離狀態時，它將無法正常工作。 緩衝器可以很好地隔離不同頻率處的阻抗變幻，從而電路之間不會互相干擾。 緩衝器對設計的協助很大，它們可以緊跟在需要被驅動電路的後面，從而使高功率輸出走線十分短，因為緩衝器的輸入信號電平比較低，囙此它們不易對板上的其它電路造成干擾。 壓控振盪器（VCO）可將變幻的電壓轉換為變幻的頻率，這一特性被用於高速頻道切換，但它們同樣也將控制電壓上的微量雜訊轉換為極小的頻率變幻，而這就給RF訊號增强了雜訊。

2.5要保證不增强雜訊必需從以下幾個方面考慮：首先，控制線的期望頻寬範圍可能從DC直到2MHz，而通過濾波來去掉這麼寬頻帶的雜訊幾乎是不行能的； 第二，VCO控制線通常是一個控制頻率的迴響回路的一部分，它在無數地方都有可能引入雜訊，囙此必需十分當心處理VCO控制線。 要確保RF走線下層的地是實心的，而且全部的元器件都牢固地連到主地上，並與其它可能帶來雜訊的走線隔離開來。 此外，要確保VCO的電源已得到充分去耦，因為VCO的RF輸出往往是一個相對較高的電平，VCO輸出信號很簡單干擾其它電路，囙此必需對VCO加以特殊注重。 實際上，VCO往往布放在RF區域的末端，有時它還需要一個金屬遮罩罩。 諧振電路（一個用於放射機，另一個用於接收機）與VCO有關，但也有它自己的特點。 容易地講，諧振電路是一個帶有容性的並行諧振電路，它有助於設定VCO工作頻率和將語音或數據調製到RF訊號上。 全部VCO的設計原則同樣適用於諧振電路。 因為諧振電路含有數量相當多的元器件、板上分佈區域較寬以及通常運行在一個很高的RF頻率下，囙此諧振電路通常對雜訊十分敏感。 訊號通常羅列在晶片的相鄰脚上，但這些訊號引脚又需要與相對較大的電感和電容合作才幹工作，這反過來要求這些電感和電容的位置必需靠得很近，並連回到一個對雜訊很敏感的控制環路上。 要做到這點是不簡單的。

自動增益控制（AGC）放大器同樣是一個簡單出問題的地方，不管是放射還是接收電路都會有AGC放大器。 AGC放大器通常能有效地濾掉雜訊，不過因為手機具備處理放射和接收信號強度迅速變幻的能力，囙此要求AGC電路有一個相當寬的頻寬，而這使某些關鍵電路上的AGC放大器很簡單引入雜訊。 設計AGC線路必需遵守良好的設計科技，而這跟很短的運放輸入引脚和很短的迴響路徑有關，這兩處都必需遠離RF、IF或高速數位信號走線。 同樣，良好的接地也必不行少，而且晶片的電源必需得到良好的去耦。 假如必需要在輸入或輸出端走一根長線，那麼最好是在輸出端，通常輸出端的阻抗要低得多，而且也不簡單感應雜訊。 通常信號電平越高，就越簡單把雜訊引入到其它電路。 在全部PCB設計中，盡可能將數位電路遠離類比電路是一條總的原則，它同樣也適用於RF PCB設計。 公共類比地和用於遮罩和隔開訊號線的地通常是同等重要的，囙此在設計早期階段，認真的方案、考慮周全的元器件佈局和徹底的佈局評估都十分重要，同樣應使RF線路遠離類比線路和一些很關鍵的數位信號，全部的RF走線、焊盤和元件周圍應盡可能多填接地銅皮，並盡可能與主地相連。 假如RF走線必需穿過訊號線，那麼儘量在它們之間沿著RF走線布一層與主地相連的地。 假如不行能的話，一定要保證它們是十字交錯的，這可將容性耦合减到最小，同時盡可能在每根RF走線周圍多布一些地，並把它們連到主地。 此外，將並行RF走線之間的距離减到最小可以將感性耦合减到最小。 一個實心的整塊接地面挺直放在表層下第一層時，隔離效果最好，儘管當心一點設計時其它的做法也管用。 在PCB板的每一層，應布上盡可能多的地，並把它們連到主地面。 盡可能把走線靠在一起以增强內部訊號層和電源分配層的地塊數量，並適當調節走線以便你能將地銜接過孔佈置到表層上的隔離地塊。 應該避開在PCB各層上生成游離地，由於它們會像一個小天線那樣拾取或注入譟音。 在大多數狀況下，假如你不能把它們連到主地，那麼你最好把它們去掉。

3在手機電路板板設計時，應對以下幾個方面賦予極大的重視

3.1電源、地線的處理

既使在囫圇PCB板中的佈線完成得都很好，但因為電源、地線的考慮不周到而引起的干擾，會使產品的效能下降，有時甚至影響到產品的勝利率。 所以對電、地線的佈線要仔細對待，把電、地線所產生的譟音干擾降到最低限度，以保證產品的質量。 對每個從事產品設計的工程人員來說都明了地線與電源線之間譟音所產生的緣由，現只對降低式抑制譟音作以表述：

（1）、盡人皆知的是在電源、地線之間加上去耦電容。

（2）、儘量加寬電源、地線寬度，最好是地線比電源線寬，它們的關係是：地線＞電源線＞訊號線，通常訊號線寬為：0.2～0.3mm，最經細寬度可達0.05～0.07mm，電源線為1.2～2.5 mm。 對數位電路的PCB可用寬的地導線組成一個回路，即構成一個地網來用法（類比電路的地不能這樣用法）

（3）、用大面積銅層作地線用，在印製板上把沒被用上的地方都與地相銜接作為地線用。 或是做成多層板，電源，地線各佔用一層。

3.2數位電路與類比電路的共地處理

現在有許多PCB不再是單一功能電路（數位或類比電路），而是由數位電路和類比電路混合構成的。 囙此在佈線時就需要考慮它們之間相互干擾問題，特殊是地線上的譟音干擾。 數位電路的頻率高，類比電路的敏感度强，對訊號線來說，高頻的訊號線盡可能遠離敏感的類比電路器件，對地線來說，整人PCB對外界惟獨一個結點，所以必需在PCB內部舉行處理數、模共地的問題，而在板內部數位地和類比地事實上是分開的它們之間互不相連， 只是在PCB與外界銜接的介面處（如插頭等）。 數位地與類比地有一點短接，請注重，惟獨一個銜接點。 也有在PCB上不共地的，這由系統設計來打算。

3.3訊號線布在電（地）層上

在多層印製板佈線時，因為在訊號線層沒有布完的線剩下已經不多，再多加層數就會造成鋪張也會給生產增强一定的工作量，成本也相應增强了，為解决這個衝突，可以考慮在電（地）層上舉行佈線。 首先應考慮用電源層，第二才是地層。 由於最好是保留地層的完整性。

3.4大面積導體中銜接腿的處理

在大面積的接地（電）中，常用元器件的腿與其銜接，對銜接腿的處理需要舉行綜合的考慮，就電力效能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。② 簡單造成虛焊點。 所以兼顧電力效能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時因截面過簇擁熱而產生虛焊點的可能性大大削减。 多層板的接電（地）層腿的處理相同。

3.5佈線中網路系統的作用

在許多CAD系統中，佈線是依據網路系統打算的。 網格過密，通路雖然有所增强，但步進太小，圖場的數據量過大，這必定對設備的存貯空間有更高的要求，同時也對象電腦類電子產品的運算速度有極大的影響。 而有些通路是無效的，如被元件腿的焊盤佔用的或被安裝孔、定們孔所佔用的等。 網格過疏，通路太少對布通率的影響極大。 所以要有一個疏密合理的網格系統來支持佈線的舉行。 標準元器件兩腿之間的距離為0.1英寸（2.54mm），所以網格系統的基礎普通就定為0.1英寸（2.54 mm）或小於0.1英寸的整倍數，如：0.05英寸、0.025英寸、0.02英寸等。

4舉行高頻PCB設計的技巧和辦法如下：

4.1傳輸線拐角要採納45°角，以降低回損

4.2要採納絕緣常數值按層次嚴格受控的高性能絕緣電路板。 這種辦法有利於對絕緣材料與鄰近佈線之間的電磁場舉行有效管理。

4.3要完美有關高精度蝕刻的PCB設計規範。 要考慮規定線寬總誤差為+/-0.0007英寸、對佈線外形的下切（undercut）和橫斷面舉行管理並指定佈線側壁電鍍條件。 對佈線（導線）幾何外形和塗層表面舉行總體管理，對解决與微波頻率相關的趨膚效應問題及實現這些規範相當重要。

4.4突出引線存在抽頭電感，要避開用法有引線的組件。 高頻環境下，最好用法表面安裝組件。

4.5對訊號過孔而言，要避開在敏感板上用法過孔加工（pth）工藝，由於該工藝會導致過孔處產生引線電感。

4.6要提供豐盛的接地層。 要採納模壓孔將這些接地層銜接起來防止3維電磁場對電路板的影響。

4.7要挑選非電解鍍鎳或浸鍍金工藝，不要採納HASL法舉行電鍍。 這種電鍍表面能為高頻電流提供更好的趨膚效應（圖2）。 此外，這種高可焊塗層所需引線較少，有助於削减環境污染。

4.8阻焊層可防止焊錫膏的流淌。 但是，因為厚度不確定性和絕緣效能的未知性，囫圇板表面都籠罩阻焊資料將會導致微帶設計中的電磁能量的較大變幻。 普通採納焊壩（solder dam）來作阻焊層。 的電磁場。 這種狀況下，我們管理著微帶到同軸電纜之間的轉換。 在同軸電纜中，地線層是環形交織的，並且間隔勻稱。 在微帶中，接地層在有源線之下。 這就引入了某些邊緣效應，需在設計時瞭解、預測並加以考慮。 固然，這種不匹配也會導致回損，必需最大程度减小這種不匹配以避開產生譟音和訊號干擾。

5電磁相容性設計

電磁相容性是指電子設備在各種電磁環境中仍能够協調、有效地舉行工作的能力。 電磁相容性設計的目的是使電子設備既能抑制各種外來的干擾，使電子設備在特定的電磁環境中能够正常工作，同時又能削减電子設備本身對其它電子設備的電磁干擾。

5.1挑選合理的導線寬度

因為瞬變電流在印製線條上所產生的衝擊干擾主要是由印製導線的電感成分造成的，囙此應儘量减小印製導線的電感量。 印製導線的電感量與其長度成正比，與其寬度成反比，因而短而精的導線對抑制干擾是有利的。 時鐘引線、行驅動器或驅動器的訊號線經常載有大的瞬變電流，印製導線要盡可能地短。 對於分立元件電路，印製導線寬度在1.5mm左右時，即可徹低滿足要求； 對於集成電路，印製導線寬度可在0.2～1.0mm之間挑選。

5.2採納正確的佈線策略

採納平等走線可以削减導線電感，但導線之間的互感和分佈電容增强，假如佈局允許，最好採納井字形網狀佈線結構，詳細做法是印製板的一面橫向佈線，另一面縱向佈線，然後在交錯孔處用金屬化孔相連。

5.3為了抑制印製板導線之間的串擾，在設計佈線時應儘量避開長距離的平等走線，盡可能拉開線與線之間的距離，訊號線與地線及電源線盡可能不交錯。 在一些對干擾非常敏感的訊號線之間設定一根接地的印製線，可以有效地抑制串擾。

5.4為了避開高頻訊號通過印製導線時產生的電磁輻射，在印製電路板佈線時，還應注重以下幾點：

（1）儘量削减印製導線的不延續性，例如導線寬度不要突變，導線的拐角應大於90度禁止環狀走線等。

（2）時鐘訊號引線最簡單產生電磁輻射干擾，走線時應與地線回路相逼近，驅動器應緊挨著銜接器。

（3）匯流排驅動器應緊挨其欲驅動的匯流排。 對於那些離開印製電路板的引線，驅動器應緊緊挨著銜接器。

（4）數据總線的佈線應每兩根訊號線之間夾一根訊號地線。 最好是緊緊挨著最不重要的地址引線放置地回路，由於後者常載有高頻電流。

（5）在印製板佈置高速、中速和低速規律電路時，應根據圖1的管道羅列器件。

5.5抑制反射干擾

為了抑制浮現在印製線條終端的反射干擾，除了特別需要之外，應盡可能縮短印製線的長度和採納慢速電路。 須要時可加終端匹配，即在傳輸線的末端對地和電源端各加接一個相同阻值的匹配。 按照閱歷，對普通速度較快的TTL電路，其印製線條長於10cm以上時就應採納終端匹配措施。 匹配電阻的阻值應按照集成電路的輸出驅動電流及汲取電流的最大值來打算。

5.6電路板設計過程中採納差分訊號線佈線策略

佈線十分逼近的差分訊號對互相之間也會相互緊密耦合，這種相互之間的耦合會减小EMI放射，通常（固然也有一些例外）差分訊號也是高速訊號，所以高速設計規章通常也都適用於差分訊號的布線，特殊是設計傳輸線的訊號線時更是如此。 這就意味著我們必需十分謹慎地設計訊號線的佈線，以確保訊號線的特徵阻抗沿訊號線各處延續並且保持一個常數。 在差分線對的佈局佈線過程中，我們希翼差分線對中的兩個PCB線徹低全都。 這就意味著，在實際應用中應當盡最大的努力來確保差分線對中的PCB線具有徹低一樣的阻抗並且佈線的長度也徹低全都。 差分PCB線通常總是成對佈線，而且它們之間的距離沿線對的方向在隨意位置都保持為一個常數不變。 通常狀況下，差分線對的佈局佈線總是盡可能地逼近。