專注高頻電路板,高速電路板,IC封裝基板,HDI基板,軟硬結合板,雙面多層板等PCB板製造,PCB設計及PCBA代工。
愛彼電路 - 值得信賴的PCB電路板製造企業!聯絡我們
0
PCB技術

PCB技術 - 高頻電路設計十法則及佈線技巧

PCB技術

PCB技術 - 高頻電路設計十法則及佈線技巧

高頻電路設計十法則及佈線技巧
2020-08-18
View:4227
Author:ipcb      分享文章


【第一招】多層板佈線高頻電路往往具有高集成度和高佈線密度。多層板的使用不僅是佈線所必需的,也是減少干擾的有效手段。

 

在PCB Layout階段,合理選擇具有一定層數的印製板尺寸,可以充分利用中間層設置屏蔽,更好地實現就近接地,有效降低寄生電感,縮短信號傳輸長度,同時仍然保持較大的所有這些方法都有利於高頻電路的可靠性,例如減少信號交叉干擾。

 

有數據顯示,在使用相同材料時,四層板的噪音比雙面板低20dB。

 

然而,也有一個問題。PCB半層數越多,製造工藝越複雜,單位成本越高。這就要求我們除了選擇合適的層數外,還要選擇合適層數的PCB。合理的元件佈局規劃,並使用正確的佈線規則來完成設計。

 

【第二招】高速電子器件引腳間的引線盡量少彎折。高頻電路佈線的引線最好用全直線,需要轉彎。可以用45度折線或圓弧轉彎。僅用於提高銅箔的固定強度,但在高頻電路中,滿足此要求可減少高頻信號的外發射和互耦。

 

【第三招】高頻電路器件引腳之間的引線越短越好。信號的輻射強度與信號線的長度成正比。高頻信號的超前越長,就越容易與之耦合。對於信號時鐘、晶振、DDR數據、LVDS線、USB線、HDMI線等高頻信號線,要求走線盡量短。

 

【第四招】高頻電路器件引腳之間的引線層交替越少越好。所謂“引線層交替越少越好”是指元件連接過程中使用的過孔(via)越少越好。在數據方面,一個過孔可以帶來大約 0.5pF 的分佈電容。減少過孔數量可以顯著提高速度並減少數據錯誤的可能性。

 

【第五招】注意信號線在緊密平行走線中引入的“串擾”。高頻電路走線要注意緊密平行走線中信號線引入的“串擾”。串擾是指沒有直接連接的信號線。耦合現象。

 

由於高頻信號以電磁波的形式沿傳輸線傳輸,信號線會起到天線的作用,電磁場的能量會在傳輸線周圍發射。由於信號之間電磁場的相互耦合,會產生不需要的噪聲信號。稱為串擾(Crosstalk)。

 

PCB層的參數、信號線的間距、驅動端和接收端的電氣特性、信號線端接方式等都會對串擾產生一定的影響。

 

因此,為了減少高頻信號的串擾,在佈線時盡量做到以下幾點: 在佈線空間允許的情況下,在串擾比較嚴重的兩根線之間插入地線或地平面。起到隔離的作用,減少串擾。

 

當信號線周圍的空間存在時變電磁場時,如果無法避免平行分佈,可以在平行信號線的另一側佈置大面積的“地”,大大減少干擾。

 

在佈線空間允許的情況下,增加相鄰信號線的間距,減少信號線的平行長度,盡量使時鐘線與關鍵信號線垂直,而不是平行。如果同一層的平行走線幾乎不可避免,那麼相鄰兩層走線的方向必須相互垂直。

 

在數字電路中,通常的時鐘信號是邊沿變化快的信號,具有很高的外部串擾。因此,在設計中,建議在時鐘線周圍加一條地線,多打一些地線孔,以減少分佈電容,從而減少串擾。對於高頻信號時鐘,盡量使用低壓差分時鐘信號和接地方式,注意接地孔的完整性。

 

不用的輸入端不要懸空,而是接地或接電源(在高頻信號迴路中電源也是接地的),因為懸空線可能相當於發射天線,接地可以抑制傳輸。實踐證明,用這種方法消除串擾有時可以立竿見影。

 

【第六招】在集成電路塊的電源引腳加一個高頻去耦電容。每個集成電路塊的電源引腳加一個高頻去耦電容。增加電源引腳的高頻去耦電容,可以有效抑制高頻諧波對電源引腳的干擾。

 

【第七招】高頻數字信號的地線和模擬信號的地線要隔離。模擬地線、數字地線等與公共地線連接時,使用高頻扼流磁珠連接或直接隔離,選擇合適的地方單點互連。

 

高頻數字信號的地線的地電位一般不一致,兩者之間往往直接存在一定的電壓差。而且,高頻數字信號的地線往往含有非常豐富的高頻信號諧波成分。當數字信號地線和模擬信號地線直接連接時,高頻信號的諧波會通過地線耦合對模擬信號產生干擾。

 

因此,一般情況下,高頻數字信號的地線和模擬信號的地線要隔離,在合適的位置單點互連的方法或高頻互連的方法。可採用扼流磁珠。

 

【提示八】避免走線形成環路。各種高頻信號走線盡量不要形成環路。如果不可避免,請盡量縮小環路面積。

 

【第九招】要保證良好的信號阻抗匹配。在信號傳輸過程中,當阻抗不匹配時,信號會在傳輸通道中反射。反射會導致合成信號形成過衝,導致信號在邏輯閾值附近波動。

 

消除反射的根本方法是匹配傳輸信號的阻抗。由於負載阻抗與傳輸線特徵阻抗的差值越大,反射就越大,所以應盡量使信號傳輸線的特徵阻抗與負載阻抗相等。

 

同時注意PCB上的傳輸線不能有突變或拐角,盡量保持傳輸線各點阻抗連續,否則傳輸線段之間會出現反射。

 

這就要求在高速PCB佈線時,必須遵守以下佈線規則: USB佈線規則。

 

需要USB信號差分走線,線寬10mil,線距6mil,地線和信號線間距6mil。

 

HDMI 接線規則。

 

需要HDMI信號差分走線,線寬10mil,線距6mil,每兩組HDMI差分信號對間距超過20mil。

 

LVDS 接線規則。

 

需要LVDS信號差分走線,線寬7mil,線距6mil,目的是控制HDMI的差分信號對阻抗為100+-15%ohm DDR佈線規則。

 

DDR1走線要求信號盡量不要過孔。信號線的寬度和線之間的距離相等。佈線必須符合2W原則,以減少信號之間的串擾。對於DDR2及以上的高速設備,還需要高頻數據。線路長度相等,以保證信號的阻抗匹配。

 

【第十招】保持信號傳輸的完整性。保持信號傳輸的完整性,防止地線開裂引起的“地彈現象”。