高速電路板 - 20層高速PCB

在高速PCB領域，廣泛應用於無線網絡、傳輸網絡、數據通信和固網寬帶。相關產品包括背板、高速多層板、高頻微波板、多功能金屬基板等。 高速PCB的應用主要包括無線網絡（通信基站）、傳輸網絡、數據通信和固定四部分網絡寬帶。市場上除無線網絡外的一些應用缺乏數據。

根據測算，單個5G基站PCB消耗量約為3.21平方米，是4G基站（1.825平方米）的1.76倍。同時，由於5G通信頻率更高，對PCB性能的需求更大，5G基站PCB單價高於4G基站。一般來說，單個5G基站的PCB價值大約是4G時代的3倍。

另外，由於5G的頻譜更高，基站的覆蓋範圍更小。預計國內5G基站將是4G基站的1.2-1.5倍，並提供更多小基站。因此，5G帶來的基站總數將遠超4G。預計2023年5G建設高峰期國內5G宏基站新增增量將是2015年4G建設高峰期的1.5倍。綜合測算，我們認為PCB行業的市場規模未來幾年基站通信量約為5-260億。與4G時代5-90億的市場相比，近年來基站通信PCB行業無疑是爆發式增長。

20層高速PCB疊層

在進行高速PCB設計時，我們經常會遇到各種各樣的問題，如阻抗匹配、EMI規則等。 現在給大家分享了一些和高速PCB相關的疑問。

1、在高速PCB設計原理圖設計時，如何考慮阻抗匹配問題？

在設計高速PCB電路時，阻抗匹配是設計的要素之一。 而阻抗值跟走線管道有絕對的關係，例如是走在表面層（microstrip）或內層（stripline/double stripline），與參攷層（電源層或地層）的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值。

也就是說要在佈線後才能確定阻抗值。 一般模擬軟件會因線路模型或所使用的數學算灋的限制而無法考慮到一些阻抗不連續的佈線情况，這時候在原理圖上只能預留一些terminators（端接），如串聯電阻等，來緩和走線阻抗不連續的效應。 真正根本解决問題的方法還是佈線時儘量注意避免阻抗不連續的發生。

2、當一塊PCB板中有多個數/模功能塊時，常規做法是要將數/模地分開，原因何在？

將數/模地分開的原因是因為數位電路在高低電位切換時會在電源和地產生雜訊，雜訊的大小跟訊號的速度及電流大小有關。

如果地平面上不分割且由數位區域電路所產生的雜訊較大而類比區域的電路又非常接近，則即使數模訊號不交叉，類比的訊號依然會被地雜訊干擾。 也就是說數模地不分割的管道只能在類比電路區域距產生大雜訊的數位電路區域較遠時使用。

3、在高速PCB設計時，設計者應該從那些方面去考慮EMC、EMI的規則呢？

一般EMI/EMC設計時需要同時考慮輻射（radiated）與傳導（conducted）兩個方面。 前者歸屬於頻率較高的部分（>30MHz）後者則是較低頻的部分（<30MHz）。 所以不能只注意高頻而忽略低頻的部分。

一個好的EMI/EMC設計必須一開始佈局時就要考慮到器件的位置，PCB疊層的安排，重要聯機的走法，器件的選擇等，如果這些沒有事前有較佳的安排，事後解决則會事倍功半，新增成本。

例如時鐘產生器的位置儘量不要靠近對外的連接器，高速訊號儘量走內層並注意特性阻抗匹配與參攷層的連續以减少反射，器件所推的訊號之斜率（slew rate）儘量小以减低高頻成分，選擇去耦合（decoupling/bypass）電容時注意其頻率回應是否符合需求以降低電源層雜訊。

另外，注意高頻訊號電流之回流路徑使其回路面積儘量小（也就是回路阻抗loop impedance儘量小）以减少輻射。 還可以用分割地層的管道以控制高頻雜訊的範圍。 最後，適當的選擇PCB與外殼的接地點（chassis ground）。

4、在製作高速PCB板的時候，為了减小干擾，地線是否應該構成閉和形式？

製作高速PCB板的時候，一般都要减小回路面積，以便减少干擾。 布地線的時候，也不應布成閉合形式，而是布成樹枝狀較好，還有就是要盡可能增大地的面積。

5、怎樣調整走線的拓撲架構來提高訊號的完整性？

這種網絡訊號方向比較複雜，因為對單向，雙向訊號，不同電平種類訊號，拓樸影響都不一樣，很難說哪種拓樸對訊號質量有利。 而且作前模擬時，採用何種拓樸對工程師要求很高，要求對電路原理，訊號類型，甚至佈線難度等都要瞭解。

6、在高速PCB佈局、佈線中如何處理才能保證100M以上訊號的穩定性？

高速PCB數位信號佈線，關鍵是减小傳輸線對訊號質量的影響。 囙此，100M以上的高速訊號佈局時要求訊號走線儘量短。 數位電路中，高速訊號是用訊號上升延時間來界定的。 而且，不同種類的訊號（如TTL，GTL，LVTTL），確保訊號質量的方法不一樣。